DCDC开关电源通过减小电感寄生参数降低电磁干扰（EMI）

同步降压转换器中的高频传导发射和辐射发射是由于场效应晶体管（MOSFET）开关过程中产生的瞬态电压（dv/dt）和瞬态电流（di/dt）所引起的。这种电磁干扰（EMI）在设计和认证周期中是一个日益棘手的问题，尤其是考虑到场效应晶体管（MOSFET）开关速度的提高。本文指出了功率级电感寄生参数在EMI产生中的重要作用，并提出了最小化这些参数以减少宽频段带EMI的建议。

具有高斜率电流的关键转换器环路

功率级紧凑且优化的布局可以降低电磁干扰（EMI），从而更容易满足要求。在电路板布局时，一个关键步骤是精确定位高斜率电流环路，同时要注意识别由布局引起的寄生电感或杂散电感，这些电感会导致噪声过大、过冲、振铃和地弹。

同步降压转换器中高侧场效应晶体管（MOSFET）Q1的开启情况。原本从同步MOSFET Q2的源极流向漏极的电流逐渐降至零，而Q1中的电流增加到电感电流水平。因此，图1中用红色阴影标记并标注为“1”的环路被指定为高频开关功率环路（或“热”环路）。相比之下，流过电感LF的电流主要是直流电，叠加有三角波形的纹波。电流的变化率本质上受到电感的限制，并且由串联连接产生的任何寄生电感基本上是良性的。环路2和3被分类为功率MOSFET的门极环路。具体来说，环路2代表由自举电容器CBOOT供电的高侧MOSFET的门极驱动器。同样，环路3对应于由VCC供电的低侧MOSFET的门极驱动器。在每个情况下，门极开启和关闭的电流路径分别由实线和虚线表示。

寄生电感

通常，场效应晶体管（MOSFET）的开关行为及其对波形振铃、功耗、器件应力和电磁干扰（EMI）的影响与功率环路和门极驱动电路的寄生电感相关。图2全面展示了由元件放置、器件封装和PCB布局布线产生的寄生元件，这些寄生元件会影响同步降压转换器的开关性能和EMI。

有效的高频功率环路电感LLOOP是总漏极电感LD和由输入电容器和PCB走线的串联电感以及功率MOSFET封装电感产生的共源电感LS的总和。正如预期，功率环路电感与图1中红色阴影区域所示的输入电容器-MOSFET环路布局几何形状高度相关。

同时，门极环路自感LG包括MOSFET封装和PCB走线布线产生的集中贡献。检查图2可以发现，Q1的共源电感在功率环路和门极环路中同时存在。它增加了开关损耗，因为功率环路的电流变化率（di/dt）会产生负反馈电压，从而阻碍栅源电压的上升和下降时间。导致器件应力增加的另一个因素是Q2的共源电感，它在体二极管反向恢复期间会导致低侧MOSFET意外导通。

EMI频率和耦合模式

表1中列出了同步降压转换器激发和传播电磁干扰（EMI）的三个大致界定的频率范围。在MOSFET开关过程中，换向电流的斜率可能超过5 A/ns，此时仅2 nH的寄生电感就会导致10 V的电压过冲。此外，功率环路中具有快速开关边沿和前沿谐振振铃的电流波形富含谐波成分，对磁场耦合和辐射EMI构成了严重威胁。

表1. 变频器EMI频率分类

为了了解开关（SW）电压波形的谐波频率幅度，我们可以考虑一个具有有限上升和下降时间的周期性梯形脉冲输入（如图3所示）。通过傅里叶分析，可以看出谐波幅度包络是一个双sinc函数，其角频率f1和f2取决于时域波形的脉冲宽度和上升/下降时间。对功率环路中的瞬时电流也可以进行类似的分析。

已确定的三条主要噪声耦合路径为：

• 通过直流输入线传导的噪声；

• 功率环路中的磁场耦合；

• 开关节点铜表面的电场耦合。

功率环路电感LLOOP会增加MOSFET的开关损耗和漏源电压峰值尖峰。它还会加剧开关电压振铃，影响50至200 MHz范围内的宽带电磁干扰（EMI）。显然，最小化功率环路的有效环路长度和封闭面积至关重要。这可以减少寄生电感和磁场自相抵消，并有助于减少实际上为环形天线结构的部件发出的磁耦合辐射能量。

传导噪声耦合最可能发生在转换器的输入端，因为环路电感和输入电容器串联电感（ESL）的比值决定了滤波效果。减小LLOOP会增加输入滤波器的衰减要求。幸运的是，如果滤波器电感具有较高的自谐振频率（SRF），并且从开关到输出电压网络（VOUT）提供高传输阻抗，则传导到输出的噪声将最小。此外，低阻抗输出电容器还可以进一步滤除输出噪声。

等效谐振电路

SW电压波形，MOSFET开关过程中储存的寄生能量会激发谐振。右侧包含了用于分析开关行为的简化等效电路。在上升沿和下降沿期间，分别可以明显看到开关电压高于VIN的过冲和低于地（GND）的下冲。振荡幅度取决于环路内部部分电感的分布，而随后的振荡则由环路的有效交流电阻阻尼。这增加了MOSFET和栅极驱动器的电压应力，并且与宽带辐射电磁干扰（EMI）的中心频率相关。

请注意，谐振期间的两个重要方面是谐振频率和该谐振下的损耗或阻尼系数。主要设计目标是通过最小化功率环路电感来尽可能提高谐振频率。这样可以减少储存的无功能量并降低谐振峰值电压。此外，由于趋肤效应，阻尼系数在较高频率下会增加。

减小EMI从原理图开始

在进行PCB布局之前研究电源控制器原理图时，通常方便的做法是突出显示高电流走线、高dv/dt电路节点以及对噪声敏感的网络，如图5所示。此示例显示的是一个用于噪声敏感型汽车应用的2.2 MHz转换器，它采用了电流模式同步降压控制器，如德州仪器（TI）的LM5141-Q1。

减小PCB布局中产生的EMI

通过注意元件布局来最小化环路物理尺寸是降低电源环路阻抗的关键。噪声耦合还取决于场分布和方向，因此，PCB内层的设计也至关重要。

通过使用最小介电厚度，使接地平面尽可能靠近开关环路，从而建立一个无源屏蔽层（如图6所示）。顶层上的水平电流流动形成了垂直磁通模式。由此产生的磁场在屏蔽层中感应出与开关环路中电流方向相反的电流。根据楞次定律，屏蔽层中的电流会产生一个磁场来抵消原始磁场。结果是H场自我抵消，相对于环路面积所暗示的情况，寄生电感降低。

在第二层上有一个不间断的连续屏蔽平面，且该平面靠近开关环路，这为增强射频（RF）能量抑制提供了最佳性能，其重要性不言而喻。在PCB叠层规范中规定了低层间z轴间距，例如，使用5mil的核心介电材料。为了避免通孔，确保所有噪声电流都留在顶层，从而最大限度地提高屏蔽层的有效性。

针对电磁干扰（EMI）的预防措施还强调了要减小开关（SW）节点铜质区域的面积，以减少与开关节点电压高dv/dt摆幅相关的电容耦合。开关节点的铜质填充应短而宽。在开关节点下方设置完整的接地平面会使开关到地的寄生电容略有增加，但对于多层堆叠的PCB而言，仍建议这样做，以降低电耦合辐射能量。在电感器下方的顶层保持铜质填充的禁止区域，以最大程度地减少从开关到输出电压（VOUT）的电容耦合。

利用控制器的功能减轻电磁干扰

当PCB布局确定后，在处理后期设计阶段的电磁干扰（EMI）时，同步降压控制器中集成的各种降噪功能最为有用。例如，LM5141-Q1包含非对称栅极驱动摆率控制、外部时钟同步、内部振荡器以及动态频率跳变功能，以实现自适应调整，从而避免影响汽车系统中的敏感调幅（AM）无线电频段。在同步过程中，或在将DEMB/SYNC引脚拉低以减少噪声和射频（RF）干扰时，会禁止轻载下的脉冲跳变。为了提高可靠性，该器件的额定值能够承受-5V的负开关节点和栅极驱动瞬态，持续时间最长可达20纳秒。

为了进一步降低EMI特征，采用了一种称为抖动的新型扩频调频（SSFM）技术，该技术可以分散开关信号的频谱能量。根据CISPR 25第五类汽车规范，图7显示了在使用LM5141-Q1启用扩频时，传导发射得到了显著改善。

总结

同步降压转换器通常工作频率在3 MHz以下，但会产生高达1 GHz的宽带噪声和电磁干扰（EMI）。从原理图中了解关键的转换器开关回路，并在PCB设计过程中尽量减少这些回路面积，从而对减少传导和辐射EMI至关重要。在PCB不能重新布局的后期设计阶段，可以利用控制器集成的EMI缓解技术（如抖动和摆率控制）的功能也是一种方法。