从信号完整性角度看电容应用与计算

1. 去耦电容的选择

实际的电容并不是理想，表现为：

a.电容具有引脚电感，当频率高到一定的值后会使得电容的阻抗增加；

b.电容具有ESR，这也会降低电容的性能；

c.电容有温度特性，随着温度的改变，电容的介质属性会变化并引起容值的变化；

d.电容的容值会由于介质老化而慢慢变化；

e.电容过压会爆炸。

当选择去耦电容时，充分理解上述非理想性是很重要的，串联电感和ESR的影响可以计算得到，关于温度特性、老化特性和电压范围只能由生产厂家提供详细资料。

用等效交流阻抗来评估一个去耦电容的优劣，等效交流阻抗用电阻、电感和电容阻抗的均方根值来近似：ohms

其中：RESR：电容的串联电阻；Xac：电容的等效交流阻抗；L：电容管脚、封装、接插件电感的和。

下图所示的为一个电容的频响曲线。图中可以看出电容的带通特性（bandpass characteristics），低频段，电容表现为电容，当频率增加，电感成分占了上风，阻抗随频率增加而增加。

 

电容的阻抗很大程度上依赖于数字信号的频谱成分。因此，应该正确选择这一频率，可是在数字系统中因为信号包含很多频率成分，所以这一频率不是可以直接得到的。有一些方法可以得到旁路电容必须通过的最大频率。

一些工程师简单的选择最大频率为基频的五次谐波，例如，如果总线的频率为500MHz，它的五次谐波为2500MHz。如果电容的引脚电感或ESR很高，那么可以另外选择电容或并联放置电容以降低等效电感和电阻。

2. 去耦电容的去耦时间的计算

本文从另外一个更直观的角度来说明去耦电容的这种特性，即电容的去耦时间。稳压电源以及去耦电容是构成电源系统的两个重要部分。对于，现在芯片的速度越来越快，尤其对于高速处理芯片，负载芯片的电流需求变化也是非常快。内部晶体管开关速度极快。

 

例如，处理芯片内部有2000个晶体管同时发生状态翻转，转换时间是1ns，总电流需求为600mA。

这就意味着，电源系统必须再1ns时间内补足600mA瞬态电流。但是，对于目前的稳压源系统来说，在这么短的时间内并不能反应过来，相对于快速变化的电流，稳压源明显滞后了。根据一般经验来说，稳压源的频率响应为几百K左右，因为在时域系统里，1/100KHz=10us，也就是说，稳压源最快的响应时间为10us，无法在1ns时间里得到响应。这样的后果是，负载还在嗷嗷待哺等待电流，稳压源却无法及时提供电流，总功率一定，电流增大了，于是电压就会被拉下来，造成了轨道塌陷，因此噪声就产生了。

如何解决呢？方法是并联不同容值的电容器。因为，稳压源需要10us才能反应过来，所以在0-10us的时间里也不能干等着，需要用恰当的电容来补充。

比如按照50mohm的目标阻抗，可以计算出电容：

C=1/(2*PI*f*Z)=31.831uf

而电容的最高频率同时可以计算出来，假设ESL为5nH,所以有f=Z/(2*PI*ESL)=1.6MHz。

也就是说加入31.831uf的电容，可以提供100KHz到1.6MHz频段的去耦。另外，1/1.6MHz=0.625us，这样一来，0.625us到10us这段时间电容能够提供所需要的电流。10us之后，稳压源能够提高需要的稳定电流。

 

另外，加上一个大电容并不能满足要求，通常还会放一些小电容，例如15个0.22uf的电容，可以提供高至100MHz的去耦，这些小电容的最快反应时间是1/100MHz=1ns，因此，这些电流能够保证1us之后的电流需求。

此外，这个反应时间可能还不太够，一般需要将退耦频率提高到500MHz，也就是反应时间快到200ps，应该就安全了。